全国大学生电子设计比赛试题_简易逻辑分析仪

2003年全国大学生电子设计竞赛试题参赛注意事项(1)2003年9月15日8：00竞赛正式开始，每支参赛队限定在提供的A、B、C、D、E、F题中任选一题：认真填写《登记表》各栏目内容，填写好的《登记表》由赛场巡视员暂时保存。(2)参赛者必须是有正式学籍的全日制在校本、专科学生，应出示能够证明参赛者学生身份的有效证件（如学生证）随时备查。(3)每队严格限制3人，开赛后不得中途更换队员。(4)竞赛期间，可使用各种图书资料和网络资源，但不得在学校指定竞赛场地外进行设计制作，不得以任何方式与他人交流，包括教师在内的非参赛队员必须迴避，对违纪参赛队取消评审资格。(5)2003年9月18日20：00竞赛结束，上交设计报告、制作实物及《登记表》，由专人封存。简易逻辑分析仪(D题)一、任务设计并制作一个8路数字信号发生器与简易逻辑分析仪，其结构框图如图1所示：跳接线8位RAM逻辑数字aO08信号输入与发电路器控制电路显示●微控制器系统图1系统结构框图二、要求1、基本要求(1)制作数字信号发生器能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz,并能够重复输出。逻辑信号序列示例如图2所示。(2)制作简易逻辑分析仪.具有采集8路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集、存储。b.能利用模拟示波器清晰稳定地显示所采集到的8路信号波形，并显示触发点位置。c.8位输入电路的输入阻抗大于50k2,其逻辑信号门限电压可在0.25~4V范围内按16级变化，以适应各种输入信号的逻辑电平。d.每通道的存储深度为20bit。